Multithreaded Dense Linear Algebra on Asymmetric Multi-core Processors
Metadatos
Mostrar el registro completo del ítemcomunitat-uji-handle:10234/9
comunitat-uji-handle2:10234/29747
comunitat-uji-handle3:10234/162753
comunitat-uji-handle4:
TESISMetadatos
Título
Multithreaded Dense Linear Algebra on Asymmetric Multi-core ProcessorsAutoría
Director/a
Quintana Orti, Enrique S.; Rodríguez Sánchez, RafaelPrograma de Doctorado
Programa de Doctorat en InformàticaÓrgano responsable
Universitat Jaume I. Escola de DoctoratFecha de defensa
2018-02-06Editor
Universitat Jaume IPalabras clave
Área de conocimiento
Páginas
150 p.;Resumen
This dissertation targets two important problems. The first one is the design of low-level DLA kernels for architectures comprising two (or more) classes of cores. The main question we have to address here is how to ... [+]
This dissertation targets two important problems. The first one is the design of low-level DLA kernels for architectures comprising two (or more) classes of cores. The main question we have to address here is how to attain a balanced distribution of the computational workload among the heterogeneous cores while taking into account that some of the resources, in particular cache levels, are either shared or private. The second question is partially related to the first one. Concretely, this dissertation explores an alternative to runtime-based systems in order to extract “sufficient" parallelism from complex DLA operations while making an efficient use of the cache hierarchy of the architecture. Thus, the main goal of this thesis is the study, design, development and analysis of experimental solutions that are architecture-aware for the execution of DLA operations on low power architectures, more specically asymmetric platforms. [-]
Esta tesis doctoral aborda dos problemas importantes. El primero es el diseño de kernels DLA de bajo nivel para arquitecturas compuestas por dos (o más) tipos de cores. La principal cuestión en este caso es como obtener ... [+]
Esta tesis doctoral aborda dos problemas importantes. El primero es el diseño de kernels DLA de bajo nivel para arquitecturas compuestas por dos (o más) tipos de cores. La principal cuestión en este caso es como obtener un distribución de carga computacional balanceada entre los cores heterogéneos mientras se tiene en cuenta que algunos recursos, en particular los niveles de cache, son bien compartidos o privados. La segunda cuestión está parcialmente relacionada con la primera. Concretamente, en la teis se explora un alternativa a los sistemas basados en runtimes para extraer paralelismo sufciente para operaciones DLA complejas mientras se hace un uso eficiente de la jerarquía de cache de la arquitectura. Por tanto, el objetivo general de esta tesis es el estudio, diseño, desarrollo y análsis de soluciones experimentales que son conscientes de la arquitectura para la ejecución de operaciones DLA en arquitecturas de bajo consumo, más concretamente sistemas asimétricos. [-]
Derechos de acceso
L'accés als continguts d'aquesta tesi queda condicionat a l'acceptació de les condicions d'ús establertes per la següent llicència Creative Commons: http://creativecommons.org/licenses/by-sa/4.0/
info:eu-repo/semantics/openAccess
info:eu-repo/semantics/openAccess