Incorporación de la Maleabilidad en un Método Iterativo
Ver/ Abrir
Impacto
Scholar |
Otros documentos de la autoría: Martín Álvarez, Iker; Castillo Catalán, María Isabel; Aliaga Estellés, José Ignacio; Andrade, Diego
Metadatos
Mostrar el registro completo del ítemcomunitat-uji-handle:10234/9
comunitat-uji-handle2:10234/7036
comunitat-uji-handle3:10234/146069
comunitat-uji-handle4:
INVESTIGACIONMetadatos
Título
Incorporación de la Maleabilidad en un Método IterativoAutoría
Fecha de publicación
2021Editor
Universidad de MálagaISBN
9788409324873Cita bibliográfica
MARTÍN-ÁLVAREZ, Iker, CASTILLO, María Isabel, ALIAGA, José I. Y ANDRADE, Diego. Incorporación de la Maleabilidad en un Método Iterativo. En: Avances en Arquitectura y Tecnología de Computadores. Actas de las Jornadas SARTECO 20/21, 2021, pp. 513-521. ISBN-13: 978-84-09-32487-3.Tipo de documento
info:eu-repo/semantics/conferenceObjectVersión
info:eu-repo/semantics/publishedVersionPalabras clave / Materias
Resumen
Este artículo compara las prestaciones de
dos implementaciones paralelas del Gradiente Conjugado con maleabilidad. La maleabilidad permite que
una aplicación reconfigure en tiempo de ejecución sus
recursos, pudiendo ... [+]
Este artículo compara las prestaciones de
dos implementaciones paralelas del Gradiente Conjugado con maleabilidad. La maleabilidad permite que
una aplicación reconfigure en tiempo de ejecución sus
recursos, pudiendo solicitar más recursos para mejorar sus prestaciones o reducirlos para permitir que
otras aplicaciones en el sistema puedan iniciar su ejecución. En el primer caso, se pretende mejorar el tiempo de ejecución, mientras que el segundo permite reducir el tiempo de espera de otros trabajos, mejorando la productividad del sistema.
Las dos versiones se diferencian en el tipo de comunicaciones que utilizan entre los procesos durante el
redimensionado. Una utiliza únicamente comunicaciones síncronas mientras que la otra combina síncronas
y asíncronas. Los resultados obtenidos muestran que
ambas mejoran el rendimiento de la aplicación paralela original al aumentar el número de procesos asignados obteniendo un rendimiento muy similar entre
ellas. [-]
Descripción
Ponencia presentada en VI Congreso Español de Informática (CEDI 20/21), Jornadas Sarteco XXXI de Paralelismo (JP20/21) y V Jornadas de Computación Empotrada y Reconfigurable (JCER20/21)
Publicado en
Avances en Arquitectura y Tecnología de Computadores. Actas de las Jornadas SARTECO 20/21Datos relacionados
https://zenodo.org/record/8013783Código del proyecto o subvención
TIN2017-82972-R | UJI-B2019-36
Derechos de acceso
(c) 2021, Jornadas SARTECO
http://rightsstatements.org/vocab/InC/1.0/
info:eu-repo/semantics/openAccess
http://rightsstatements.org/vocab/InC/1.0/
info:eu-repo/semantics/openAccess